面向信号处理与深度神经网络推理的跨领域矩阵引擎

矩阵乘法在物理层（PHY）信号处理和深度神经网络（DNN）推理中均占据主导地位，但这两个领域对矩阵引擎提出了截然相反的要求。信号处理要求以低延迟执行规模相对较小的矩阵运算，而 DNN 推理，尤其是在大批量条件下，则更注重大规模矩阵乘法的高吞吐量和高能效。脉动阵列（SA）虽然具有高效的内存访问特性，却会为每个矩阵引入填充和排空延迟。这些延迟可以在大矩阵运算中被摊薄，但在小矩阵运算中则无法摊薄。相比之下，张量单元只需少量周期即可完成计算内核，但处理大矩阵时需要反复读取相同的操作数分块。这使得 SA 对信号处理而言速度过慢，而张量单元对 AI 而言效率过低。我们表明，乘加（MAC）单元的组织方式不必在脉动结构与张量结构之间二选一。我们提出一种统一引擎，主要以 SA 模式运行，并可针对每次运算通过低成本重配置转换为张量式引擎。多路复用器利用脉动阵列内现有的 MAC 单元和寄存器，构建空间归约加法树和时间归约累加器。所提出的可重配置 SA 使用修改后的 SCALESim 模拟器进行仿真，在 Zynq 702 FPGA 上进行验证，并使用 ASAP 7nm FinFET 库进行综合。SCALE-Sim 仿真表明，对于小规模复数 PHY 计算内核，其延迟最低可降至原来的 1/7.5。即使在 DNN 工作负载上，相较于常规 SA 执行方式，该引擎也可实现最高 1.65 倍的加速，而内存访问次数仅略有增加，保留了脉动阵列在内存访问方面的优势。综合结果估计，可重配置结构仅带来 8% 的功耗开销和 13.6% 的面积开销。