面向 6G 物理层的智能体式 AI：从算法发现到经验证的基带芯片

6G 的设计速度将快于其实现速度：AI 驱动的搜索已经能够以机器速度提出物理层算法，而将其中任何一个算法部署到嵌入式基带芯片上，仍然需要专家完成。该芯片施加了严格的内存和数值限制，同时也暴露出 GPU 所不具备的成本结构；而从不在目标平台上运行的设计流程无法看到这些因素。我们提出了一种智能体工作流，其中 LLM 编码智能体在商用基带 SoC 上实现算法，将其优化到由智能体编写的向量汇编代码，并在芯片上进行验证。该智能体由一个包含实测平台事实的知识库引导，在每一步都依据明确要求其不得修改的评估器进行检查，并按阶段计量开销。我们在开放的 6G4All 平台上，以 AI 发现的正交时频空（OTFS）检测器组合为例展示了这一工作流。该流程生成了十二个能够在芯片上周期精确运行的内核，其优化版本每帧需要 18k–405k 个周期（30–660 μs）。此外，它还生成了一种根据芯片实测成本塑造的新型检测器：在错误率相当的情况下，其所需周期数比对所发现检测器的移植版本少 13.9%；虽然实测优势在统计上无法通过我们的评估确定，但这种结构是一个不考虑硬件的搜索目标没有理由发现的。并非 OTFS 特有的是这一工作流本身：LLM 智能体在真实硬件限制下探索实现空间，并对每一个选择的成本进行实测，而不是凭假设确定。